服務(wù)器內(nèi)存主要技術(shù)和類型 　　
       服務(wù)器內(nèi)存也是內(nèi)存(RAM)，它與普通PC（個(gè)人電腦）機(jī)內(nèi)存在外觀和結(jié)構(gòu)上沒有什么明顯實(shí)質(zhì)性的區(qū)別，主要是在內(nèi)存上引入了一些新的特有的技術(shù)，如ECC、ChipKill、熱插拔技術(shù)等，具有極高的穩(wěn)定性和糾錯性能。 　　服務(wù)器內(nèi)存主要技術(shù)： 　　
      
       (1)ECC 　　在普通的內(nèi)存上，常常使用一種技術(shù)，即Parity，同位檢查碼（Parity check codes）被廣泛地使用在偵錯碼（error detectioncodes）上，它們增加一個(gè)檢查位給每個(gè)資料的字元（或字節(jié)），并且能夠偵測到一個(gè)字符中所有奇（偶）同位的錯誤，但Parity有一個(gè)缺點(diǎn)，當(dāng)計(jì)算機(jī)查到某個(gè)Byte有錯誤時(shí)，并不能確定錯誤在哪一個(gè)位，也就無法修正錯誤?；谏鲜銮闆r，產(chǎn)生了一種新的內(nèi)存糾錯技術(shù)，那就是ECC，ECC本身并不是一種內(nèi)存型號，也不是一種內(nèi)存專用技術(shù)，它是一種廣泛應(yīng)用于各種領(lǐng)域的計(jì)算機(jī)指令中，是一種指令糾錯技術(shù)。ECC的英文全稱是“ Error Checking and Correcting”，對應(yīng)的中文名稱就叫做“錯誤檢查和糾正”，從這個(gè)名稱我們就可以看出它的主要功能就是“發(fā)現(xiàn)并糾正錯誤”，它比奇偶校正技術(shù)更先進(jìn)的方面主要在于它不僅能發(fā)現(xiàn)錯誤，而且能糾正這些錯誤，這些錯誤糾正之后計(jì)算機(jī)才能正確執(zhí)行下面的任務(wù)，確保服務(wù)器的正常運(yùn)行。之所以說它并不是一種內(nèi)存型號，那是因?yàn)椴⒉皇且环N影響內(nèi)存結(jié)構(gòu)和存儲速度的技術(shù)，它可以應(yīng)用到不同的內(nèi)存類型之中，就象前講到的“奇偶校正”內(nèi)存，它也不是一種內(nèi)存，最開始應(yīng)用這種技術(shù)的是EDO內(nèi)存，現(xiàn)在的SD也有應(yīng)用，而ECC內(nèi)存主要是從SD內(nèi)存開始得到廣泛應(yīng)用，而新的DDR、RDRAM也有相應(yīng)的應(yīng)用，目前主流的ECC內(nèi)存其實(shí)是一種SD內(nèi)存。 　　
      (2)Chipkill 　　Chipkill技術(shù)是IBM公司為了解決目前服務(wù)器內(nèi)存中ECC技術(shù)的不足而開發(fā)的，是一種新的ECC內(nèi)存保護(hù)標(biāo)準(zhǔn)。我們知道ECC內(nèi)存只能同時(shí)檢測和糾正單一比特錯誤，但如果同時(shí)檢測出兩個(gè)以上比特的數(shù)據(jù)有錯誤，則一般無能為力。目前ECC技術(shù)之所以在服務(wù)器內(nèi)存中廣泛采用，一則是因?yàn)樵谶@以前其它新的內(nèi)存技術(shù)還不成熟，再則在目前的服務(wù)器中系統(tǒng)速度還是很高，在這種頻率上一般來說同時(shí)出現(xiàn)多比特錯誤的現(xiàn)象很少發(fā)生，正因?yàn)檫@樣才使得ECC技術(shù)得到了充分地認(rèn)可和應(yīng)用，使得ECC內(nèi)存技術(shù)成為幾乎所有服務(wù)器上的內(nèi)存標(biāo)準(zhǔn)。 　　但隨著基于Intel處理器架構(gòu)的服務(wù)器的CPU性能在以幾何級的倍數(shù)提高，而硬盤驅(qū)動器的性能同期只提高了少數(shù)的倍數(shù)，因此為了獲得足夠的性能，服務(wù)器需要大量的內(nèi)存來臨時(shí)保存CPU上需要讀取的數(shù)據(jù)，這樣大的數(shù)據(jù)訪問量就導(dǎo)致單一內(nèi)存芯片上每次訪問時(shí)通常要提供4（32位）或8（64位）比特以上的數(shù)據(jù)，一次性讀取這么多數(shù)據(jù)，出現(xiàn)多位數(shù)據(jù)錯誤的可能性會大大地提高，而ECC又不能糾正雙比特以上的錯誤，這樣就很可能造成全部比特?cái)?shù)據(jù)的丟失，系統(tǒng)就很快崩潰了。IBM的Chipkill技術(shù)是利用內(nèi)存的子結(jié)構(gòu)方法來解決這一難題。內(nèi)存子系統(tǒng)的設(shè)計(jì)原理是這樣的，單一芯片，無論數(shù)據(jù)寬度是多少，只對于一個(gè)給定的ECC識別碼，它的影響最多為一比特。舉個(gè)例子來說明的就是，如果使用4比特寬的DRAM，4比特中的每一位的奇偶性將分別組成不同的ECC識別碼，這個(gè)ECC識別碼是用單獨(dú)一個(gè)數(shù)據(jù)位來保存的，也就是說保存在不同的內(nèi)存空間地址。因此，即使整個(gè)內(nèi)存芯片出了故障，每個(gè)ECC識別碼也將最多出現(xiàn)一比特壞數(shù)據(jù)，而這種情況完全可以通過ECC邏輯修復(fù)，從而保證內(nèi)存子系統(tǒng)的容錯性，保證了服務(wù)器在出現(xiàn)故障時(shí)，有強(qiáng)大的自我恢復(fù)能力。采用這種內(nèi)存技術(shù)的內(nèi)存可以同時(shí)檢查并修復(fù)4個(gè)錯誤數(shù)據(jù)位，服務(wù)器的可靠性和穩(wěn)定得到了更加充分的保障。 　　
      (3)RegisterRegister即寄存器或目錄寄存器，在內(nèi)存上的作用我們可以把它理解成書的目錄，有了它，當(dāng)內(nèi)存接到讀寫指令時(shí)，會先檢索此目錄，然后再進(jìn)行讀寫操作，這將大大提高服務(wù)器內(nèi)存工作效率。帶有Register的內(nèi)存一定帶Buffer(緩沖)，并且目前能見到的Register內(nèi)存也都具有ECC功能，其主要應(yīng)用在中高端服務(wù)器及圖形工作站上，如IBM Netfinity 5000。 　
　服務(wù)器內(nèi)存典型類型 　　
    目前服務(wù)器常用的內(nèi)存有SDRAM和DDR兩種內(nèi)存。 　　
      (1)SDRAM 　　SDRAM是“Synchronous Dynamic random access memory”的縮寫，意思是“同步動態(tài)隨機(jī)存儲器”，就是我們平時(shí)所說的“同步內(nèi)存”，這種內(nèi)存采用168線結(jié)構(gòu)，內(nèi)存及其插槽示意圖如下： 　　從理論上說，SDRAM與CPU頻率同步，共享一個(gè)時(shí)鐘周期。SDRAM內(nèi)含兩個(gè)交錯的存儲陣列，當(dāng)CPU從一個(gè)存儲陣列訪問數(shù)據(jù)的同時(shí)，另一個(gè)已準(zhǔn)備好讀寫數(shù)據(jù)，通過兩個(gè)存儲陣列的緊密切換，讀取效率得到成倍提高。目前，最新的SDRAM的存儲速度已高達(dá)5納秒。 　　DDR SDRAM 　　DDR是一種繼SDRAM后產(chǎn)生的內(nèi)存技術(shù)，DDR，英文原意為“DoubleDataRate”，顧名思義，就是雙數(shù)據(jù)傳輸模式。之所以稱其為“雙”，也就意味著有“單”，我們?nèi)粘Ｋ褂玫腟DRAM都是“單數(shù)據(jù)傳輸模式”，這種內(nèi)存的特性是在一個(gè)內(nèi)存時(shí)鐘周期中，在一個(gè)方波上升沿時(shí)進(jìn)行一次操作（讀或?qū)懀?，而DDR則引用了一種新的設(shè)計(jì)，其在一個(gè)內(nèi)存時(shí)鐘周期中，在方波上升沿時(shí)進(jìn)行一次操作，在方波的下降沿時(shí)也做一次操作，之所以在一個(gè)時(shí)鐘周期中，DDR則可以完成SDRAM兩個(gè)周期才能完成的任務(wù)，所以理論上同速率的DDR內(nèi)存與SDR內(nèi)存相比，性能要超出一倍，可以簡單理解為100MHZ DDR=200MHZ SDR。 　　DDR內(nèi)存采用184線結(jié)構(gòu)，DDR內(nèi)存不向后兼容SDRAM，要求專為DDR設(shè)計(jì)的主板與系統(tǒng)。 　
　(3)DDR2 SDRAM 　　DDR2的定義： 　　DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會）進(jìn)行開發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時(shí)鐘的上升/下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（即：4bit數(shù)據(jù)讀預(yù)取）。換句話說，DDR2內(nèi)存每個(gè)時(shí)鐘能夠以4倍外部總線的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運(yùn)行。 　　此外，由于DDR2標(biāo)準(zhǔn)規(guī)定所有DDR2內(nèi)存均采用FBGA封裝形式，而不同于目前廣泛應(yīng)用的TSOP/TSOP-II封裝形式，F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了堅(jiān)實(shí)的基礎(chǔ)?；叵肫餌DR的發(fā)展歷程，從第一代應(yīng)用到個(gè)人電腦的DDR200經(jīng)過DDR266、DDR333到今天的雙通道DDR400技術(shù)，第一代DDR的發(fā)展也走到了技術(shù)的極限，已經(jīng)很難通過常規(guī)辦法提高內(nèi)存的工作速度；隨著Intel最新處理器技術(shù)的發(fā)展，前端總線對內(nèi)存帶寬的要求是越來越高，擁有更高更穩(wěn)定運(yùn)行頻率的DDR2內(nèi)存將是大勢所趨。 　
  　DDR2與DDR的區(qū)別： 　　
      在了解DDR2內(nèi)存諸多新技術(shù)前，先讓我們看一組DDR和DDR2技術(shù)對比的數(shù)據(jù)。 　　
       1、延遲問題： 　　從上表可以看出，在同等核心頻率下，DDR2的實(shí)際工作頻率是DDR的兩倍。這得益于DDR2內(nèi)存擁有兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的4BIT預(yù)讀取能力。換句話說，雖然DDR2和DDR一樣，都采用了在時(shí)鐘的上升延和下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞剑獶DR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說，在同樣100MHz的工作頻率下，DDR的實(shí)際頻率為200MHz，而DDR2則可以達(dá)到400MHz。 　　這樣也就出現(xiàn)了另一個(gè)問題：在同等工作頻率的DDR和DDR2內(nèi)存中，后者的內(nèi)存延時(shí)要慢于前者。舉例來說，DDR 200和DDR2-400具有相同的延遲，而后者具有高一倍的帶寬。實(shí)際上，DDR2-400和DDR 400具有相同的帶寬，它們都是3.2GB/s，但是DDR400的核心工作頻率是200MHz，而DDR2-400的核心工作頻率是100MHz，也就是說DDR2-400的延遲要高于DDR400。 　　
       2、封裝和發(fā)熱量： 　　DDR2內(nèi)存技術(shù)最大的突破點(diǎn)其實(shí)不在于用戶們所認(rèn)為的兩倍于DDR的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標(biāo)準(zhǔn)DDR的400MHZ限制。 　　DDR內(nèi)存通常采用TSOP芯片封裝形式，這種封裝形式可以很好的工作在200MHz上，當(dāng)頻率更高時(shí)，它過長的管腳就會產(chǎn)生很高的阻抗和寄生電容，這會影響它的穩(wěn)定性和頻率提升的難度。這也就是DDR的核心頻率很難突破275MHZ的原因。而DDR2內(nèi)存均采用FBGA封裝形式。不同于目前廣泛應(yīng)用的TSOP封裝形式，F(xiàn)BGA封裝提供了更好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了良好的保障。 　　DDR2內(nèi)存采用1.8V電壓，相對于DDR標(biāo)準(zhǔn)的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點(diǎn)的變化是意義重大的。 　　DDR2采用的新技術(shù)： 　　除了以上所說的區(qū)別外，DDR2還引入了三項(xiàng)新的技術(shù)，它們是OCD、ODT和Post CAS。 　　OCD（Off-Chip Driver）：也就是所謂的離線驅(qū)動調(diào)整，DDR II通過OCD可以提高信號的完整性。DDR II通過調(diào)整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用OCD通過減少DQ-DQS的傾斜來提高信號的完整性；通過控制電壓來提高信號品質(zhì)。 　　ODT：ODT是內(nèi)建核心的終結(jié)電阻器。我們知道使用DDR SDRAM的主板上面為了防止數(shù)據(jù)線終端反射信號需要大量的終結(jié)電阻。它大大增加了主板的制造成本。實(shí)際上，不同的內(nèi)存模組對終結(jié)電路的要求是不一樣的，終結(jié)電阻的大小決定了數(shù)據(jù)線的信號比和反射率，終結(jié)電阻小則數(shù)據(jù)線信號反射低但是信噪比也較低；終結(jié)電阻高，則數(shù)據(jù)線的信噪比高，但是信號反射也會增加。因此主板上的終結(jié)電阻并不能非常好的匹配內(nèi)存模組，還會在一定程度上影響信號品質(zhì)。DDR2可以根據(jù)自已的特點(diǎn)內(nèi)建合適的終結(jié)電阻，這樣可以保證最佳的信號波形。使用DDR2不但可以降低主。